Proceso de extracción de elementos de circuito parásitos.

    El útimo paso en el proceso de verificación es la extracción de elementos parásitos . Posterior a la verificación de diseño geométrico (layout) frente al diseño esquemático, se extraen los elementos parásitos que se generan al trazar el diseño a nivel de layout.

    Run PVS Quantus Menu

    Image
    © 2021 | Laboratorio de Microtecnología y Sistemas Embebidos | Centro de Investigación en Computación | Instituto Politécnico Nacional